浏览数量： 0 作者： 本站编辑 发布时间： 2019-12-24 来源： 本站
东芝正在打造高级闪存和ReRAM芯片，原型样品预计将于明年推出.
高层或3D芯片的想法是，我们可以绕过闪存或存储芯片密度增加的限制，将它们堆叠起来以增加存储密度，就像高层房子可以容纳更多人一样。
据 Nikkei Electronics 报道，东芝正在使用 NAND、其 p-bics 技术和 ReRAM（电阻式 RAM）构建 3D 堆栈，ReRAM 是 NAND 的潜在替代品，结合了 RAM 和 NAND 特性，提供字节寻址能力、DRAM 级速度和 NAND非波动性。
如下图所示，3D闪存包含NAND堆栈层，该堆栈层通过通信孔（TSV或Through Silicon Via）链接到基于堆栈的堆栈控制器。
您无需将 NAND 芯片堆叠在另一个芯片的顶部，而是将 NAND 层堆叠在单个芯片的顶部。
东芝p-bics技术
东芝的 p-bics NAND 有 50 纳米孔和 16 层，东芝首席工程师 Masaki Momodomi 表示，假设容量水平相似，当使用超过 15 层时，p-bics 比普通 NAND 更便宜。
该公司计划明年提供128Gbit和256Gbit原型样品，2014年提供工程样品，2015年实现量产。我们还要再等两年才能在市场上看到产品。
ReRAM 技术也是类似的时间表。
它比NAND具有更快的写入时间，东芝认为ReRAM可以发挥与p-bics不同的作用，它将被用来比p-bics更接近未知的CPU，而stt-ram则用于SSSD中的缓存。
Objective Analysis 的 Jim Handy 表示：“ReRAM 将用于比 NAND 写入速度更快的高性能应用程序，这些应用程序是 NAND 不是的随机访问设备，不需要 ECC，并且可以带来更快的性能。 '
东芝ReRAM技术的原型样品、工程样品和量产时间将与p-bics基本一致。
东芝展示了 64Gbit ReRAM 器件的图片，但东芝计划提供大量 p-bics 和 ReRAM。
东芝计划缩小现有 1Xnm（19 nm）NAND 单元的尺寸，今年推出 1Ynm（据我们所知为 18-14 nm），明年推出 1Znm（10-13 nm）。
Handy 表示：“所有这些新技术（MRAM、ReRAM、FRAM 等）的性能都比 NAND（BiCS 是 NAND 的一种）更好，但价格也更昂贵。
对于内存而言，成本就是一切，而这些替代方案的效果并不好。
“这些技术的前景是它们将能够突破 NAND 的限制，如果是这样的话，它们最终将比 NAND 更便宜。”
”东芝谈到了1y和1z，19纳米后制程。
我怀疑NAND将在10纳米左右停止扩展，但BiCS将导致NAND价格继续下跌。”
我们会继续看到 NAND 尺寸下降吗？
或者从 3D NAND 堆栈中获得更多容量？
Handy表示，“最新的ITRS（国际半导体技术发展路线图）将NAND指向了两个不同的方向，垂直（BiCS）和传统。
这个行业确实不知道未来会怎样，但让我们拭目以待。”
本文来源于网络，如有侵权，请联系我删除
